Chip-on-Wafer-on-Substrate

定義

• 技術類型：2.5D/3D 先進封裝
• 構成：CoW(Chip-on-Wafer) + WoS(Wafer-on-Substrate)
• 基本作法：多顆晶片接合於矽中介板，再連同中介板固定到有機載板
• 主要應用：HPC、AI 加速器、資料中心、5G、車用電子
• 關鍵製程：TSV 貫穿矽孔、微凸塊接合、BGA 焊球
• 領先業者：TSMC，可量產 CoW 段的高密度微加工

技術優勢

• 主攻 < 7 nm 節點，以高密度短距離互連換取更高頻寬與更低功耗
• 高密度互連與高性能
• 提供更高記憶體容量與帶寬
• 適用於 HPC 高性能計算、人工智慧、深度學習與 5G 網路等記憶體密集型工作負載

技術流程

• 晶片堆疊：邏輯晶片 + HBM 記憶體先置於矽中介板
• 訊號互連：中介板內微金屬線 + TSV 貫穿矽穿孔
• 外部連接：BGA 焊球將封裝接上系統電路
• 封裝形式：2.5D (水平並排晶片，常見邏輯 + HBM)、3D (垂直層層堆疊，偏向 SoC 與高效能邏輯)

為何重要

• 延續摩爾定律：製程微縮遇瓶頸時，以堆疊封裝提升電晶體數
• 性能/功耗：縮短訊號路徑，提高頻寬，降低功耗
• 應用範圍：HPC、AI 伺服器、資料中心、5G、車用電子

產能現況與展望

• 2025 年底 TSMC 目標月產能：70,000 → 80,000 片 CoWoS 晶圓，較 2023 年約倍增
• NVIDIA Blackwell GPU 已預訂超過 70% 的 2025 年 CoWoS-L 產能，推動擴產
• 2026–2028 計畫：產能提升至 90,000 → 150,000 片/月，封裝營收占比 > 10%

競品技術對比

• Intel：Foveros 3D + EMIB 橋接，可承接缺乏 CoWoS 產能的設計轉單
• Samsung：I-CubeS/I-CubeE，2025 年量產可納 12 片 HBM，鎖定 AI 晶片市場
• 傳統 OSAT：Amkor、ASE 仍主攻 < 2.5D，良率與節點能力落後

投資與產業思考

• 供給瓶頸：2024–2025 AI 伺服器需求爆發，封裝成為新產能缺口
• 客戶集中：NVIDIA、AMD、AWS ASIC 需求占比 > 60%，議價力高
• 供應鏈機會：矽中介板、HBM、OSP 化學品、測試探針卡受惠
• 競爭動態：Intel、Samsung 擴產與技術差異將重塑高階封裝代工格局
• 關鍵風險：TSV 良率與熱管理、供應鏈地緣政治、HBM4/光電 I/O 升級需求