Chip-on-Panel-on-Substrate

定義

• CoPoS：
  • 次世代方案，利用 Panel 級封裝擴大載板、提高良率，支援高階 AI 晶片。
  • 為面板級先進封裝路線，先在大型矩形面板上完成 RDL/中介結構，再裝到有機或玻璃基板
• 本質差異：由晶圓級轉向面板級、由圓形晶圓改為矩形面板、可用面積與曝光視場放大

技術演進

• CoWoS：現有高階先進封裝主流，因 AI 晶片功耗增長漸達極限。
• CoPoS ：短中期並行，非完全替代，CoWoS 追求極致頻寬、成熟生態，CoPoS 追求面積、成本、產能彈性

時程規劃

• 2026：采鈺 (6789) 建測試線。
• 2027：送樣給客戶。
• 2028：台積電嘉義廠量產啟動。

與 FoPLP 差異

• CoPoS：用於 AI 高階晶片，具備更細線徑、interposer、複雜 RDL。
• FoPLP：適用於 PMIC、RFIC 等低成本晶片，注重成本效益而非高效能。

供應鏈廠商

• 已傳出受益名單：印能 (7734)、辛耘 (3583)、弘塑 (3131)、均華 (6640)、致茂 (2360)、志聖 (2467)、大量 (3167)、晶彩 (3535)、倍利科 (7822)、家登 (3680)。

具代表性的 3 家

1. 志聖：熱製程供應商。
2. 印能：解決熱應力、翹曲、散熱等問題。
3. 倍利科：前台積電資深副總創立，具 AOI+AI 檢測能力，月營收成長 >400%，為興櫃公司。

投資觀察

• 志聖、印能：技術互補，未來具矽光子、散熱設備潛力。
• 倍利科：擁人脈與技術優勢，若轉上市櫃將受惠。
• 其他廠商：屬台積電供應鏈，隨 CoPoS 放量將逐步受惠。