CoWoP

Chip-on-Wafer-on-PCB

CoWoP 是一種將高效能運算晶片 (如 GPU、HBM)、矽中介層直接焊接到高精度主機板 PCB 上的先進封裝架構，其核心目標是降低成本與訊號、電源損耗。
- 矽中介層 (Interposer)：細小的晶片，能讓 GPU 和 HBM 緊密並排並進行高速傳輸。

CoWoS：4 層結構：GPU、HBM 晶片 → 中介層 → 封裝基板 (Substrate) → PCB。
CoWoP：
- 3 層結構：GPU、HBM 晶片 → 中介層 → PCB。
- 移除封裝基板，讓中介層直接連接 PCB
- PCB 必須具備與原封裝基板等級相同的細線路與可靠度。

傳統的封裝模式層數過多，導致訊號和電力從底板傳輸到最上層的晶片時，路徑變長，耗損和成本也隨之增加。
CoWoP 技術的核心改變在於將原本最底層的封裝基板直接移除，僅保留上層 GPU/HBM、中介層，但這代表著原來的主機板 PCB 需要具備以往封裝基板的高精度封裝能力。

PCB：非一般 HDI 板，而是 SLP，可能採 mSAP 製程。
- 高密度互連板 (High Density Interconnect PCB, HDI)：在有限面積內，以微盲孔、埋孔、細線路等工藝提升布線與焊點密度，支援高 I/O 元件
- 類載板 (Substrate-like Printed Circuit Board, SLP)：並非新技術，在 2018~2019 年 Apple iPhone 於 InFO 封裝後即採用 SLP。
  - Integrated Fan-Out (InFO)：台積電自主開發的先進封裝技術。
- 改良型半加成製程 (modified Semi-Additive Process, mSAP)：高階、微縮，且較昂貴的 PCB 製程。
密度提升：PCB 的密度必須達到原先封裝廠的水準。
良率要求：一旦主機板需要焊接數十萬的 GPU 晶片，其良率必須大幅提升。
製程升級：為實現上述要求，PCB 的工藝必須升級到 mSAP 製程。
線寬/線距：主機板需採 mSAP 製程，線寬／線距達 30 µm 甚至 20 µm。
材料需求：超薄銅箔、低熱膨脹玻璃纖維布、高階樹脂。
設備升級：雷射鑽孔、AOI 檢測、電鍍機等需全面更新。
難度：整體難度比一般 HDI (高密度互連板) 高出許多。
具 mSAP 製程能力的主要 PCB 廠：華通、欣興、臻鼎等。