2026-03-13_TSM_2025年台積電全球半導體市場之野望

回顧 2025 年台積電全球半導體市場之野望 (2026 年複習)

整體規模：2025 年全球半導體市場預計 +10% 年增率，呈現穩健擴張。
核心驅動力：HPC (High Performance Computing) 為最大引擎，生成式 AI 推動對高運算密度、HBM (High Bandwidth Memory) 的強勁需求。
智慧型手機：市場成熟但仍具支撐力，AI 手機、6G 初步部署、可摺疊裝置、AR/VR 持續帶動半導體需求。
汽車電子：自動駕駛、EV 普及、智慧座艙加速增長，成為新興支柱產業。
IoT：智慧家庭、智慧製造、智慧城市推動 MCU、感測器、邊緣 AI 晶片穩定增長。
結構性變化：市場重心向 HPC、汽車電子傾斜，供應鏈技術門檻持續提高。

通訊演進：從 5G (10Gbps) 邁向 6G (200Gbps、延遲 <1ms)，Wi-Fi 從 Wi-Fi 7 (5.7Gbps) 推進至 Wi-Fi 8 (10Gbps)。
RF 製程微縮：台積電 RF 平台從 N28 逐步推進至 N4P、N3C，支援毫米波、6G 太赫茲頻段。
N4C RF 平台：相較 16FFC RF，功耗、晶片面積均改善超過 60%，支援 5G-Advanced、Wi-Fi 7/8、邊緣 AI。
DTCO 整合：導入 Analog/RF DTCO，提供 3.3V LDMOS、超低電壓 (<0.5V)、低 1/f 噪聲設計選項。

大型 RDL 中介層：支援多晶粒 Chiplet、HBM 整合，內嵌 LSI (Local Silicon Interconnect)、IVR (Integrated Voltage Regulator)、DTC (Deep Trench Capacitor)。
SoIC 3D 堆疊：實現高速、低功耗的 D2D (Die-to-Die) 通訊，支援跨製程節點異質整合。
CPO (Co-Packaged Optics)：矽光子模組直接嵌入封裝，光纖互連取代銅線，實現更高頻寬、更低能耗。
矽光子演進路線：銅線 (>30pJ/bit) → PCB 光引擎 (<10pJ/bit) → 基板光引擎 (<5pJ/bit) → 中介層光引擎 (~2pJ/bit)，能效提升超過 10 倍。

定位：連接數位運算、物理世界的橋樑，涵蓋汽車電子、ULP IoT、無線通訊、eNVM、HV Driver、CIS、Power IC。
LOFIC CIS 技術：橫向溢出積分電容，HDR 超過 150dB，支援 LED 閃爍抑制，行動端解析度達 2 億像素 (0.6μm)、ADAS 達 18MP (1.4μm)。

CoWoS (Chip on Wafer on Substrate)：2.5D/3D 先進封裝技術，將處理器、HBM 封裝在一起，為 AI 晶片核心技術。
SoIC (System on Integrated Chips)：台積電 3D 堆疊技術，實現晶粒對晶粒直接互連。
CPO (Co-Packaged Optics)：共封裝光學技術，將矽光子模組嵌入封裝內，以光纖取代銅線互連。
HBM (High Bandwidth Memory)：高頻寬記憶體，透過 3D 堆疊實現超高頻寬資料存取，為 AI 訓練關鍵元件。
LOFIC (Lateral Overflow Integration Capacitor)：橫向溢出積分電容，台積電 CIS 技術，支援超過 150dB HDR 成像。
N4C RF：台積電 4nm RF 製程平台，相較 16FFC RF 功耗、面積改善超過 60%。
DTCO (Design Technology Co-Optimization)：設計與技術協同最佳化，在製程設計階段整合類比／RF 效能提升。
GaN (Gallium Nitride)：氮化鎵功率元件，具備高頻率、高能效特性，適用於快充、高功率模組。