CoWoS
Chip-on-Wafer-on-Substrate
台股
| 產業別 | 公司名稱 |
|---|---|
| 晶圓代工 | 台積電 (2330) |
| 設備 | 弘塑 (3131)、萬潤 (6187)、均華 (6640)、辛耘 (3583)、志聖 (2467)、印能科技 (7734)、晶彩科 (3535)、大量 (3167) |
| 光罩載具 / 耗材 | 家登 (3680) |
| 檢測 / 量測 | 閎康 (2360) |
| ABF 載板 | 欣興 (3037)、景碩 (3189)、南電 (8046) |
| 材料 / 化學品 | 新應材 (4749)、台特化 (4772)、達興材料 (5234)、勝一 (1773)、三福化 (4755)、長興 (1717) |
| 封測協力 | 日月光投控 (3711)、力成 (6239) |
- 晶圓代工：台積電
- 設備：弘塑、萬潤、均華、辛耘、志聖、印能科技、晶彩科、大量
- 光罩載具與耗材：家登
- 檢測與量測：閎康
- ABF 載板：欣興、景碩、南電
- 材料與化學品：新應材、台特化、達興材料、勝一、三福化、長興
- 封測協力：日月光投控、力成
投資與產業思考
- 供給瓶頸：2024–2025 AI 伺服器需求爆發，封裝成為新產能缺口
- 客戶集中：NVIDIA、AMD、AWS ASIC 需求占比 > 60%，議價力高
- 供應鏈機會：矽中介板、HBM、OSP 化學品、測試探針卡受惠
- 競爭動態：Intel、Samsung 擴產與技術差異將重塑高階封裝代工格局
- 關鍵風險：TSV 良率與熱管理、供應鏈地緣政治、HBM4/光電 I/O 升級需求
定義
- 技術類型：2.5D/3D 先進封裝
- 構成：CoW (Chip-on-Wafer) + WoS (Wafer-on-Substrate)
- 基本作法：多顆晶片接合於矽中介板，再連同中介板固定到有機載板
- 主要應用：HPC、AI 加速器、資料中心、5G、車用電子
- 關鍵製程：TSV 貫穿矽孔、微凸塊接合、BGA 焊球
- 領先業者：TSMC，可量產 CoW 段的高密度微加工
- 種類分類：
- CoWoS-S：傳統全矽中介板
- CoWoS-R：RDL 中介板
- CoWoS-L ：RDL + LSI 局部矽橋
技術優勢
- 主攻 < 7 nm 節點，以高密度短距離互連換取更高頻寬與更低功耗
- 高密度互連與高性能
- 提供更高記憶體容量與帶寬
- 適用於 HPC 高性能計算、人工智慧、深度學習與 5G 網路等記憶體密集型工作負載
技術流程
- 晶片堆疊：邏輯晶片 + HBM 記憶體先置於矽中介板
- 訊號互連：中介板內微金屬線 + TSV 貫穿矽穿孔
- 外部連接：BGA 焊球將封裝接上系統電路
- 封裝形式：2.5D (水平並排晶片，常見邏輯 + HBM)、3D (垂直層層堆疊，偏向 SoC 與高效能邏輯)
CoWoS-R
- 定義：CoWoS 家族高階路線，R = RDL (Redistribution Layer) 架構，以 RDL 取代傳統全矽中介板。
- 技術取捨：高密度互連，效能、面積、成本之間走不同路線，非傳統矽中介板方案。
- 投資意義：代表封裝規格、供應鏈分工、良率與產能配置可能出現變化。
CoWoS-L
- 定義：CoWoS 家族中整合 RDL-based interposer 與 LSI (局部矽互連橋) 的路線。
- 核心概念：以局部矽橋取代全尺寸矽中介層，前後側 RDL 層負責訊號與電源傳輸，降低成本與面積。
- 技術定位：LSI 提供高密度 die-to-die 互連，涵蓋 SoC-to-SoC、SoC-to-chiplet、SoC-to-HBM，適合大尺寸 HPC／AI 封裝。
- 與 EMIB 的差異：同樣走「局部矽橋」，CoWoS-L 是 TSMC RDL interposer + LSI 整合；EMIB 是 Intel 將矽橋嵌入載板的方案。
- 量產狀態：TSMC 2024 年報確認已於 2024 年量產，用於擴大 HPC 尺寸與設計彈性。
為何重要
- 延續摩爾定律：製程微縮遇瓶頸時，以堆疊封裝提升電晶體數
- 性能/功耗：縮短訊號路徑，提高頻寬，降低功耗
- 應用範圍：HPC、AI 伺服器、資料中心、5G、車用電子
產能現況與展望
- 2025 年底 TSMC 目標月產能：70,000 → 80,000 片 CoWoS 晶圓，較 2023 年約倍增
- NVIDIA Blackwell GPU 已預訂超過 70% 的 2025 年 CoWoS-L 產能，推動擴產
- 2026–2028 計畫：產能提升至 90,000 → 150,000 片/月，封裝營收占比 > 10%